Artikel-ID: 000078792 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.08.2013

Warum meldet die PLL Usage Summary mindeste und maximale Sperrwerte, die außerhalb meiner Eingabe-Taktfrequenz liegen?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die PLL Nutzungsübersicht zeigt die WERTE PLL Freq Min Lock und PLL Freq Max Lock , die als der Lock-Bereich der PLL angesehen werden.  Die Eingangsfrequenz muss zwischen diesen beiden Werten sein.

    Aufgrund eines Problems in der Quartus® II Softwareversion 12.0 und früheren Versionen kann die PLL-Eingabetaktfrequenz jedoch außerhalb des Sperrbereichs liegen, wenn die PLL im Integer-Modus konfiguriert wird.  Dies ist darauf zurückzuführen, dass eine ungültige PFD-Frequenz für die PLL-Parameterisierung zulässig ist, wie in der entsprechenden Lösung unten beschrieben.

    Lösung

    Verwenden Sie die Option für den Bruchteils-PLL-Modus in der Altera_PLL-Megafunktion.

    Dieses Problem wurde in der Quartus II Softwareversion 10.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.