Kritisches Problem
Wenn Sie eine RapidIO IP-Core-Instanz in Qsys generieren und angeben Zielgerätefamilie Arria V GZ, die Ihr RapidIO IP-Kern generiert eine falsche SDC-Datei. Die Datei gibt eine Taktverbindung zu eine ungültige Taktfrequenz.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.