Artikel-ID: 000078777 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 04.03.2015

Wie sollte ich 36-Bit-Zählerregister mit niedriger Latenz 10 GbE und niedriger Latenz 40 – 100 GbE MAC IP-Kern lesen, um den korrekten Zählerwert zu erhalten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um 36-Bit-Register in den MAC IP-Kernen low latency 10, 40 und 100 GbE zu lesen, lesen Sie zuerst die unteren 32-Bit-Register, gefolgt von dem oberen 4-Bit.

Für Self-Clear(RC)-Zählerregister wie registerbasierte Zähler muss das untere 32-Bit zuerst gelesen und anschließend das obere 4-Bit folgen, um korrekte Werte zu erhalten.

Bei RO-Zählerregistern (Non-Self-Clear) wie speicherbasierten Zählern werden beim Lesen des unteren 32-Bit die oberen 4-Bit erfasst. Daher tritt die Fehlversatzung der unteren 32-Bit- und der oberen 4-Bit-Werte, die beim Lesen des Zählers auf das obere 4-Bit zurückzuführen sind, nicht auf.

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 10 Produkte

เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Intel® Stratix® 10 GX
Intel® Stratix® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.