Artikel-ID: 000078761 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2012

Warnung: Ignorierter Filter bei <sdc file="">: <clock signal="">~clkctrl konnte nicht mit einem Netz abgeglichen werden</clock></sdc>

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese Warnung kann in der Quartus® II Software während der Installation angezeigt werden, wenn eine Taktbeschränkung in einer Datei mit Synopsys Design Constraints (.sdc) einem Taktsteuerungsblock zugewiesen wurde.  Das Problem tritt auf, da der"Thesin" die .sdc-Datei liest, bevor Taktsteuerungsblöcke instanziiert werden. Wenn die .sdc-Datei gelesen wird, wird dieser Knoten nicht in der Netliste gefunden.

Um diese Warnung in der Quartus II Software zu vermeiden, folgen Sie einer von zwei Lösungen.

  • Instanziieren Sie den Taktsteuerungsblock in Ihrem Design-Quellcode.
  • Ändern Sie die .sdc-Datei , um die Taktzuweisung auf die Quelle des Takts anstelle des Taktsteuerungsblocks anzuwenden.

Zum Beispiel:

Ursprüngliche Zuweisung

create_clock -name {core_clk_out} -period 8.000 \
[get_nets {*altpcie_hip_pipen1b_inst_PLL|core_clk_out~clkctrl}]

Geänderte Zuweisung

create_clock -name {core_clk_out} -period 8.000 \
[get_nets {*altpcie_hip_pipen1b_inst_PLL|core_clk_out}]

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.