Artikel-ID: 000078760 Inhaltstyp: Installation und Setup Letzte Überprüfung: 20.07.2016

VHDL-Simulation von IOPLL oder fPLL IP-Kern generiert eine Fehlermeldung bezüglich des PLL_CTR_RESYNC Parameters

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Beim Ausführen einer VHDL-Simulation einer der folgenden PLL-IP (Phase-Locked Loop) Kerne, der Simulator generiert möglicherweise einen Fehler:

    • Altera® I/O-PLL(Altera IOPLL)-IP-Kern in ® Arria 10 Designs
    • PlL-IP-Kern (Fractional PLL, fPLL) in Stratix® V, Arria V- oder Cyclone-V-Designs®

    Der Simulator gibt eine Fehlermeldung bezüglich des PLL_CTR_RESYNC Parameter:

    # The following component generic is not on the entity: # PLL_CTR_RESYNC
    Lösung

    Zur Behebung des Simulationsfehlers für Mentor Graphics® ModelSim® SE oder Synopsys® VCS MX, führen Sie die folgenden Aufgaben aus:

    1. Suchen Sie die /Quartus/eda/sim_lib/altera_lnsim_components.vhd Datei.
    2. Öffnen Sie die Datei in einem Texteditor.
    3. Löschen Sie die PLL_CTR_RESYNC Parameterdefinition im altera_pll Modul.

    Um den Simulationsfehler für ModelSim AE zu beheben, führen Sie die folgenden Schritte durch Aufgaben:

    1. Suchen Sie die /.. /modelsim_ae/altera/vhdl/src/altera_lnsim/altera_lnsim_components.vhd Datei.
    2. Öffnen Sie die Datei in einem Texteditor.
    3. Löschen Sie die PLL_CTR_RESYNC Parameterdefinition im altera_pll Modul.
    4. Führen Sie den folgenden Befehl aus, um die Datei auf die richtige zu kompilieren. Bibliothek.
    5. vcom -work altera_lnsim /../modelsim_ae/altera/vhdl/src/altera_lnsim/altera_lnsim_components.vhd

    Zur Aktualisierung dieser Datei müssen Sie über Installationsberechtigungen verfügen. Wenn Sie dies nicht haben Installationsrechte, die Datei lokal neu kompilieren, indem Sie die folgenden Schritte durchführen Aufgaben:

    1. Führen Sie den cp /../modelsim_ae/altera/vhdl/src/altera_lnsim/altera_lnsim_components.vhd . Befehl aus, um die altera_lnsim_components.vhd-Datei zu kopieren. in Ihrem lokalen Simulationsverzeichnis.
    2. Öffnen Sie die Datei in einem Texteditor.
    3. Löschen Sie die PLL_CTR_RESYNC Parameterdefinition im altera_pll Modul.
    4. Führen Sie den vlib altera_lnsim Befehl aus.
    5. Führen Sie den vmap altera_lnsim altera_lnsim Befehl aus.
    6. Ausführen des vcom -work altera_lnsim altera_lnsim_components.vhd Befehl.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs
    Stratix® V FPGAs
    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.