Artikel-ID: 000078734 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.06.2015

RapidIO II IP-Core-ios_rd_wr_waitrequest und mnt_s_waitrequest-Signale werden während des Resets nicht hoch gehalten

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Zurücksetzen
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Avalon-MM-Spezifikation empfiehlt, dass Avalon-MM Slave-Interface waitrequest Signale werden während des Resets hoch gehalten. Darüber hinaus bietet das Benutzerhandbuch für den RapidIO II IP-Kern zeigt an, dass alle IP-Core-Avalon-MM Waitrequest-Ausgabesignale hoch gehalten werden während des Resets. Der IP-Kern hält jedoch die ios_rd_wr_waitrequest und mnt_s_waitrequest Signale niedrig während des Resets.

    Lösung

    Dieses Problem hat keine Problemumgehung. Komponenten, die Transaktionen mastern, die auf eine RapidIO II IP-Core I/O-Avalon-MM-Slave-Schnittstelle oder Wartungs-Avalon-MM-Slave Schnittstelle sollte vermeiden, Transaktionen zu senden, wenn sich der RapidIO II IP-Kern befindet Zurücksetzen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.