Artikel-ID: 000078728 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.05.2013

Im 100-GbE-PHY-IP-Kern kann das CAUI-4-Designbeispiel Verletzungen des Halte- oder Entfernungszeitablaufs anzeigen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die CAUI-4-Variante des 100-GbE-PHY-IP-Kerns kann Hold anzeigen oder Verletzungen des zeitlichen Ablaufs des Entfernens, wenn sie mit der Version 12.1 kompiliert werden der Quartus II Software, da bestimmte Taktfrequenzen nicht beworben werden zu globalen Taktfrequenzen. Das Einstellen der Quartus II Softwarezuweisung AUTO_GLOBAL_CLOCK auf ON kann Fördern Sie die Taktfrequenzen, können aber zu fälligen Setup-Zeitfehlern führen auf Probleme mit der Platzierung von Taktpuffern. Explizites Erzwingen der Platzierung des Taktpuffers kann dieses Problem lösen.

    Lösung

    Dieses Problem hat keine Problemumgehung.

    Dieses Problem wurde in Version 13.0 des 100-GbE-PHY-IP-Kerns behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.