Stratix V und Arria V GZ Hard IP für PCIe RX Burst Master können Fertigstellungen mit falscher Datenverkehrsklasse zurücksenden

Die Stratix V und Arria V GZ Hard IP für PCIe RX Burst Master kann Vervollständigungen mit falscher Datenverkehrsklasse und -attribut zurücksanden Felder festgelegt.

Die Problemumgehung besteht darin, die folgende RTL-Datei zu korrigieren, /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_rdwr.sv. Sie müssen Register hinzufügen, um die richtige Datenverkehrsklasse aufzuzeichnen.

Nach: logic [2:0] rd_tc;

Hinzufügen: logic [1:0] rd_attr_reg;

Hinzufügen: logic [2:0] rd_tc_reg;

Vor der Zuweisungsaussage:

req_id_reg <= req_id;

Hinzufügen:

rd_attr_reg <= rd_attr;

rd_tc_reg <= rd_tc;

Ändern Sie unter /&RXM Pending Read Interface die erste Zuweisung Anweisung zu folgendem:

assign PndgRdHeader_o = {1\'b0, 4\'hF, rd_tc_reg, rd_attr_reg, 4\'hF, rx_dwlen_reg, req_id_reg[15:0], 1\'b0, rx_addr_reg[6:0], rd_tag_reg};

In /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_cpl.sv, die Anweisung:

assign attr PndRdFifoData_i[48:47];

sollte Lesen:

attr PndRdFifoData_i zuweisen[47:46];

Dieses Problem wurde in Version 14.1 der Quartus II Software behoben.