Einzelner Transceiver-Kanal kann nicht auf den Markt gebracht werden

Sie können möglicherweise nicht den einzelnen Transceiver-Kanal anzeigen für Designs, die FIFO-weniger Multiport MAC mit PCS und Embedded-Speicher umfassen PMA im GIGE-Modus.

Aktivieren Sie den Logikparameter Enable SGMII Bridge in den Designs.

Bearbeiten Sie Folgendes unter altera_tse_multi_mac_pcs_pma_gige.v:

• Replace .rx_digitalreset with .rx_digitalreset (rx_digitalreset_sqcnr_5) in the altera_tse_gxb_gige_inst the_altera_tse_gxb_gige_inst_5 module.
• Replace .pll_is_locked with .pll_is_locked(locked_signal_21) in the altera_tse_reset_sequencer altera_tse_reset_sequencer_inst_21 module.
• Replace .pll_is_locked with .pll_is_locked(locked_signal_22) in the ltera_tse_reset_sequencer altera_tse_reset_sequencer_inst_22 module.

Diese Problemumgehung funktioniert jedoch nicht für Designs, die auf die Ausrichtung ausgerichtet sind Stratix V und höher. Dieses Problem wird in einer zukünftigen Version behoben der Dreifach-Speed-Ethernet-MegaCore-Funktion.