Möglicherweise sehen Sie Bitfehler bei der Durchführung einer RTL-Simulation eines externen seriellen Loopbacks von Stratix® V und Arria® V Transceiver-Geräten aufgrund einer Mentor Graphics Modelsim-Lösung® und eines Rundungsproblems.
Um dieses Problem zu umgehen, sollten Sie die Präzision der Simulation auf fs setzen.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.