Artikel-ID: 000078695 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.12.2011

Falsche Logik erstellt

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie Faltung auf einem Subsystem mit größeren Multiplikatoren verwenden als nativ unterstützt (z. B. breiter als 18 ×18 ein Cyclone Familien und größer als 36 ×36 auf Stratix Familien) illegal Es kann Logik erstellt werden. Dieses Problem betrifft alle Designs, die Faltung verwenden. Das Das Design kann ausfallen.

    Lösung

    Um das Problem zu beheben, legen Sie die Workspace-Variable DSPBA_Features.OptimizeLargeMdessen = falsch für die HDL-Generation des Modells in solchen Fällen. Zum Beispiel Zeigen Sie im Menü Datei auf Modelleigenschaften, klicken Sie auf Callbacks Registerkarte, klicken Sie auf InitFcn und geben Sie die folgende Funktion ein:

    DSPBA_Features.OptimizeLargeMults = false;

    Zeigen Sie alternativ im Menü Datei auf Modelleigenschaften, Klicken Sie auf die Registerkarte Callbacks, klicken Sie auf StopFcn und geben Sie Folgendes ein. Funktion:

    DSPBA_Features.OptimizeLargeMults = true;

    Dieses Problem wird in einer zukünftigen Version des DSP Builders behoben erweitertes Blockset.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.