Während der Kompilierung in der Quartus® II Softwareversion 11.1 SP2 wird EDCRC Soft-IP für Arria® V GX ES-Geräte eingefügt. Diese Soft-IP enthält eine interne Schutzfunktion, die kein Simulationsmodell hat. In der Folge können VHDL-Output (.vho) und Verilog HDL Output (.vo) Gate-Level-Simulations-Netlist-Dateien möglicherweise nicht erfolgreich in der ModelSim-Software kompilieren. Möglicherweise sehen Sie die folgenden Fehler:
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "ntrst" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "tdoutap" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1141) Identifier "arriav_oscillator" does not identify a component declaration.
In der Quartus II Softwareversion 11.1 SP2 steht ein Patch zur Verfügung, um diese Einschränkung zu umgehen. Laden Sie Patch 2.12 über den entsprechenden Link unten herunter und installieren Sie es. Nach der Installation des Patches können Sie eine Variable in der Datei quartus.ini in Ihrem Projektverzeichnis verwenden, um die Kompilierung zu steuern. Um eine Gate-Level-Simulations-Netliste zu generieren, erstellen oder bearbeiten Sie eine quartus.ini-Datei in Ihrem Projektverzeichnis und fügen Sie die folgende Zeile hinzu:
sgn_add_av_es_soft_ip=off
Diese Variable deaktiviert das automatische Einsetzen von EDCRC Soft IP und ermöglicht es der Gate-Level-Simulations-Netlist-Datei, erfolgreich in der ModelSim-Software zu kompilieren. Programmierdateien werden jedoch nicht generiert. Um Programmierdateien zu generieren, müssen Sie die Variable aus der Datei quartus.ini entfernen. Laden Sie den folgenden Patch herunter: