Artikel-ID: 000078647 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.07.2012

Altera PLL v12.0: Das Eingeben von Output-Phasenwechseln in Gradeinheiten führt zu einer falschen Simulation

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Standardmäßig ändern sich Phasenumsätze im Altera PLL v12.0 MegaWigabe Der Plug-In-Manager ist in Gradeinheiten angegeben. Wenn Sie jedoch angeben eine Phasenumschichtung der Ausgabephasen in Gradeinheiten, die Phasenumschichtung wird nicht simuliert Richtig.

    Lösung

    Um die Phasenverlagerung korrekt zu simulieren, geben Sie entweder die Output-Phase-Shift in 1000 oder in Ihrer .vo - oder .vho-Datei fügen Sie PS in Ihre Instanziierung ein. Zum Beispiel in der .vo - oder .vho-Datei Veränderung

    xxxxx.phase_shift0 = 5000

    An

    xxxxx.phase_shift0 = “5000 ps”

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Stratix® V FPGAs
    Arria® V FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.