Kritisches Problem
Beschreibung
Die VHDL-Simulation schlägt für die im Abschnitt "Erste Schritte mit der Arria V Hard IP für PCI Express" im Benutzerhandbuch Arria V Hard IP for PCI Express beschriebenen Designs fehl und im Kapitel "Erste Schritte mit der Stratix V Hard IP for PCI Express" im Benutzerhandbuch Stratix V Hard IP for PCI Express.
Lösung
Dieses Problem wurde in Version 12.0 der PCI-Express-IP behoben Kerne.