Artikel-ID: 000078643 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.01.2015

PCI Express VHDL Beispiel-Designsimulation schlägt fehl

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Die VHDL-Simulation schlägt für die im Abschnitt "Erste Schritte mit der Arria V Hard IP für PCI Express" im Benutzerhandbuch Arria V Hard IP for PCI Express beschriebenen Designs fehl und im Kapitel "Erste Schritte mit der Stratix V Hard IP for PCI Express" im Benutzerhandbuch Stratix V Hard IP for PCI Express.

Lösung

Dieses Problem wurde in Version 12.0 der PCI-Express-IP behoben Kerne.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Stratix® V FPGAs
Arria® V FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.