Artikel-ID: 000078637 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.07.2014

Welcher Takt ist der Referenztakt für den HPS Ethernet MDC Takt?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der korrekte Referenztakt für den HPS-Ethernet-Takt ist l4_mp_clk.

    Die V HPS Address Map, emac->gmacgrp->GMII_Address->cr gibt fälschlicherweise an, dass die Auswahl des CSR-Taktbereichs die Frequenz des MDC-Takts entsprechend l3_sp_clk Frequenz bestimmt.

    Lösung

    Dieses Problem wurde ab Version 15.1 der HPS-Adresszuordnung behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.