Artikel-ID: 000078610 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.01.2013

Modelsim Kompilierungsfehler mit generierter Verilog-Ausgabedatei in Cyclone V

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Kompilierungsfehler, wenn modelsim mit dem generierten kompiliert wird verilog (.vo) Ausgabedatei. Die Fehlermeldung: #** Fehler: (vsim-10000) ipfs_vo/t_RT_471_1of1.vo(4614): Nicht gelöster Defparam-Verweis auf "channels" in ni0KÜHL1.channels" wird angezeigt.

Dieses Problem betrifft die Version 12.1sp1 in Cyclone V.

Lösung

Öffnen Sie die Datei verilog (.vo) und suchen Sie nach altera_xcvr_reset-Control Block. Konvertieren aller Parameternamen unter defparam in Großbuchstaben (z. B. Kanäle – CHANNELS).

Dieses Problem wurde in 13.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® V FPGAs und SoC FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.