Artikel-ID: 000078569 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.02.2006

Können Stratix Geräte auf einen Eingangs-Takt für das Verteilte Spektrum gesperrt werden?

Umgebung

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Ja, während das Stratix Gerät nicht automatisch erkennen kann, dass es sich bei der Eingabe um einen Spread-Spectrum-Takt handelt, kann es eine Sperre erwerben, wenn sich der Spread-Spectrum-Takt innerhalb der Input-Jitter-Spezifikation der Phasen-gesperrten Schleife (PLL) befindet.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.