Artikel-ID: 000078481 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.08.2014

Warum können die Parameter für fraktionale PLL (fPLL) nicht mit dem Ressourceneigenschaften-Editor oder Chipplaner geändert werden, wenn Stratix® V, Arria® V oder Cyclone® V Geräte angesteuert werden?

Umgebung

  • Intel® Quartus® II Software
  • Arria® V Transceiver PLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Es ist nicht möglich, die Parameter von fPLLs mit dem Resource Property Editor oder Chip Planner in der Quartus® II-Software zu bearbeiten, wenn Sie mit Stratix® V-, Arria® V- oder Cyclone® V-Geräten entwerfen.

    Lösung

    Verwenden Sie die PLL-Rekonfigurationsfunktion, um die fPLL-Parameter dynamisch zu aktualisieren.

    Weitere Einzelheiten finden Sie in AN661: Implementieren von fraktionaler PLL-Rekonfiguration mit Altera PLL- und Altera PLL-Rekonfigurations-Megafunktionen (PDF)

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    Cyclone® V SE SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.