Artikel-ID: 000078481 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.08.2014

Warum können die fractional PLL (fPLL)-Paramatiker nicht mit dem Ressourceneigenschaften-Editor oder Chipplaner geändert werden, wenn sie auf Stratix V-, Arria V- oder Cyclone V-Geräte abzielen?

Umgebung

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Es ist nicht möglich, die Parameter von fPLLs mit dem Ressourceneigenschaften-Editor oder Chipplaner in der Quartus® II Software zu bearbeiten, wenn Stratix® V-, Arria® V- oder Cyclone® V-Geräte entwickelt werden.
    Lösung Nutzen Sie die PLL-Rekonfigurationsfunktion, um die fPLL-Parameter dynamisch zu aktualisieren. Weitere Einzelheiten finden Sie unter AN661: Implementierung der Fractional PLL-Neukonfiguration mit Altera PLL und Altera PLL Reconfig Megafunctions (PDF)

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    Cyclone® V SE SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.