Artikel-ID: 000078453 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum simuliert meine Stratix V PLL falsch, wenn Modelle verwendet werden, die in der Quartus II Softwareversion 11.1sp2 oder früher erstellt wurden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 11.1 SP2 und früher können falsche Stratix® V PLL-Simulationsmodelle dazu führen, dass die PLL-Ausgangsfrequenz einen höheren als erwarteten Ausgabefrequenzwert aufgibt, wenn Sie zwei oder mehr unabhängige Altera_PLL-Megafunktionen in Ihrem Testbench haben.

    Lösung

    Dieses Problem wurde ab der Quartus II Softwareversion 12.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.