Artikel-ID: 000078445 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 15.08.2012

Wie berechnet man den Adressbereich, der von UniPHY DDR2 oder DDR3 External Memory Interface IP unterstützt wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Im Bereich UniPHY DDR2 oder DDR3 IP megawistellige GUI-> Memory Parameters sind die konfigurierbarenAddress-Parameter  [min, max]: 

    Zeilenadresse - [12, 16]

    Spaltenadresse - [8, 12]

    Bankadresse - [2, 3]

    Chip select (Chip select) – [1, 4]     (für ein nicht gepuffertes DIMM/SO-DIMM ist dies auch die Anzahl der Ränge.)

    Wenn Sie für einen der Adressparameter einen illegalen Wert auswählen, wird dieser in Rot angezeigt und Sie können die IP nicht generieren.

    Die Anzahl der adressierbaren Stellen beträgt 2^ * 2^* 2^* <225500 ranks>

    Die maximale Anzahl adressierbarer Standorte beträgt derzeit 2^16 * 2^12* 2^3 * 4 = 8G

    Multiplizieren Sie die Anzahl der Adressenstandorte mit der Anzahl der Bytes in der Schnittstellendatenbreite, um die Gesamtzahl der G-Bytes zu erhalten. Wenn Sie z. B. eine Schnittstellenbreite von 16 Bits (2 Byte) haben, beträgt der maximale adressierbare Speicherplatz 8G * 2 = 16 G Byte.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 6 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Stratix® IV GX
    Stratix® III FPGAs
    เอฟพีจีเอ Arria® II GZ

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.