Beschreibung
Single-ended-CLK/DIFFCLK-positive Stiftkontakte von Bank 3B oder Bank 8B können nicht zum FPGA Kern geleitet werden. Denn zwischen den Taktstiften und dem FPGA Kern besteht kein Routing-Pfad. Bei der Quartus® II Software wird ein Fehler angezeigt, wenn die oben genannte Pin-Zuweisung zum Design hinzugefügt wird.
Lösung
SINGLE-Ended-CLK/DIFFCLK-positive Pins können nur zu MPLL5, MPLL6, MPLL7 und MPLL8 geleitet werden, wenn diese PLLs für Anwendungen ohne Transceiver verwendet werden.