Artikel-ID: 000078427 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Unterstützen Intel® Cyclone® IV GX-Geräte single-ended Referenztaktunterstützung in IO Bank 3B und 8B?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Single-ended-CLK/DIFFCLK-positive Stiftkontakte von Bank 3B oder Bank 8B können nicht zum FPGA Kern geleitet werden. Denn zwischen den Taktstiften und dem FPGA Kern besteht kein Routing-Pfad. Bei der Quartus® II Software wird ein Fehler angezeigt, wenn die oben genannte Pin-Zuweisung zum Design hinzugefügt wird.

 

 

 

 

Lösung

SINGLE-Ended-CLK/DIFFCLK-positive Pins können nur zu MPLL5, MPLL6, MPLL7 und MPLL8 geleitet werden, wenn diese PLLs für Anwendungen ohne Transceiver verwendet werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

เอฟพีจีเอ Cyclone® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.