Kritisches Problem
In CPRI IP-Kernvarianten, die auf ein Cyclone IV GX-Gerät abzielen und die mit einer CPRI-Zeilenrate von 1,2288, 2,4576 oder 3,072 Gbit/s ausgeführt werden, Das Referenz-Takteingangssignal des TX-Senders ist falsch angeschlossen Intern.
Um dieses Problem zu beheben, bearbeiten Sie die Datei /altera_cpri.vhd um den Text zu ersetzen
pll_inclk(0) => gxbref_clk
mit dem Ersatztext
pll_inclk(0) => gxb_pll_inclk
in den folgenden VHDL-Komponenteninstanzen:
inst_cyclone4gx_1228_s_tx
inst_cyclone4gx_2457_s_tx
inst_cyclone4gx_3072_s_tx
Dieses Problem wurde in Version 13.1 der CPRI MegaCore-Funktion behoben.