Kritisches Problem
Nur VHDL-Simulation wird in Version 10.1 der des QDR II und QDR II SRAM-Controllers mit UniPHY noch des RLDRAM II Controller mit UniPHY.
Die Problemumgehung für dieses Problem besteht darin, eine gemischte Verilog-VHDL zu verwenden Simulator.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.