Artikel-ID: 000078388 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.01.2013

Warum schlägt mein HPS-Design die Analyse und Synthese fehl, meldet aber keine Fehler?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Aufgrund eines Problems in der Quartus II Softwareversion 12.1 können Sie Analyse und Synthesefehler melden, indem Sie Nullfehler melden, wenn Sie Ihr Hard Processor System (HPS) nicht direkt mit FPGA Pins verbunden haben. HPS-I/O muss ohne zwischengeschaltete Logik an Pins angeschlossen werden.
Lösung

Um dieses Problem zu beheben, stellen Sie sicher, dass der HPS-I/O direkt an FPGA Pins angeschlossen ist.

Zukünftige Versionen der Quartus II Software geben eine Fehlermeldung für diese falsche Verbindung an.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Arria® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
Arria® V SX SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.