Artikel-ID: 000078341 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.01.2015

Warum funktioniert die 64-Bit-Adressierung in der mit dem Avalon Speicher zugeordneten (Avalon MM) harten IP für PCI Express bei Cyclone V und Arria V nicht korrekt?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Problems im RTL erfordert die 64-Bit-Adressierung in der Hard IP for PCI Express® für Cyclone® V und Arria® V die folgenden Codeänderungen.
    Lösung

    Die Datei altpcie_cv_hip_avmm_hwtcl.v Zeile 214 sollte geändert werden von

    Parameter CB_P2A_AVALON_ADDR_B0 = 32\'h01000000,

    An

    Parameter CB_P2A_AVALON_ADDR_B0 = 32\'h00000000,

    Die Datei befindet sich im folgenden Verzeichnis:

    \ip\altera\altera_pcie\altera_pcie_cv_hip_avmm\altpcie_cv_hip_avmm_hwtcl.v

    Sie müssen die IP erneut erstellen, nachdem Sie die oben genannte Datei geändert haben.

    Nach der Bearbeitung müssen Sie die Datei altpciexpav_stif_txavl_cntrl.v in Ihrem aktuellen Projektverzeichnis ändern. Zeile 213 finden

    zuweisen pcie_space_64 = bypass_trans? 1\'b0: PCIeAddrSpace_i[0];

    und ersetzen Sie sie durch:

    zuweisen pcie_space_64 = bypass_trans? 1\'b1: PCIeAddrSpace_i[0];

    Dies soll in einer zukünftigen Version der Quartus II Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Cyclone® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.