Artikel-ID: 000078259 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.08.2012

Welche Spannungsversorgung wird für Single-Ended-Takt-Eingabestifte in Stratix V-, Arria V- und Cyclone V-Geräten verwendet?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die Takteingangsstifte in Stratix® V-, Arria® V- und Cyclone® V-Geräten werden bei der Konfiguration mit einem E/A-Standard mit einem einzigen Ende des I/O-Standards konfiguriert und werden von der VCCIO-Versorgung der jeweiligen I/O-Bank betrieben.
Lösung

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 12 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® V E

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.