Artikel-ID: 000078246 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.07.2014

Warum geben die Hard IP für PCI Express-Benutzerhandbücher v13.1 und früher an, dass die hip_reconfig_clk nicht länger als 70 MHz sein sollte?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Altera® Hard IP for PCI Express® User Guides für Arria® V GZ, Arria 10 und Stratix® V Geräte hatten zuvor falsche Informationen. Die richtige Frequenz für die hip_reconfig_clk kann im Bereich von 50 bis 125 MHz sein, es gibt keine 70-MHz-Einschränkung.

    Diese Informationen wurden in der Version 14.0 der Benutzerhandbücher aktualisiert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 7 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Intel® Arria® 10 GX
    เอฟพีจีเอ Intel® Arria® 10 GT
    Intel® Arria® 10 GT SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.