Artikel-ID: 000078243 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.12.2018

Führt Intel® Arria® Neukalibrierung des Benutzers von 10 ATX PLL zu einem erhöhten momentanen TX-Jitter- und BER-Risiko auf benachbarten Kanälen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Transceiver ATX PLL Intel® Arria® 10 Cyclone® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Während einer ATX-PLL-Benutzer-Neukalibrierung in einem Intel® Arria® 10-Gerät kommt es kurzzeitig zu einem erhöhten TX-Jitter- und BER-Risiko auf dem benachbarten Kanal. Die Platzierungsposition der ATX PLLs, die gegen die im "Intel® Arria 10 Transceiver PHY User Guide" angegebene ATX PLL-Abstandsregel "Skip 6" verstößt, erkennt diesen Fehler. Die primäre Anwendung und das Protokoll, die betroffen sein können, ist das OTN-Protokoll.

    Wenn Sie sich das folgende Beispieldiagramm ansehen, besteht bei der Neukalibrierung von ATX PLL A ein Risiko auf dem benachbarten Kanal, der von ATX PLL B getaktet wird und sich im normalen Datenübertragungsmodus (Benutzermodus) befindet:

    1. Benachbarter TX-Kanal mit kurzzeitig erhöhtem TX-Jitter.
    2. BER-Risiko am anderen Ende des benachbarten RX-Kanals.

    Lösung

    Um dieses Problem zu vermeiden, müssen Sie die ATX PLL-zu-ATX PLL-Abstandsrichtlinien im Intel® Arria 10 Transceiver PHY Benutzerhandbuch befolgen. Wenn die Abstandsanforderung nicht eingehalten werden kann, müssen Sie zur Problemumgehung eine IP vor der Kalibrierung (nach Benutzer) erstellen.

    Die Vorkalibrierungslösung soll vermeiden, dass der Benutzer die ATX-PLL erneut in Richtung des benachbarten Kanals kalibriert, der während des Datenübertragungsmodus von einer anderen ATX-PLL getaktet wird. Führen Sie die folgenden Schritte aus, um die Funktionalität zu implementieren.

    Der gesamte Vorkalibrierungs- und Nachladefluss ist in zwei Phasen unterteilt:

    Schritt 1: Speichern Sie den "Pre-calibrated Diff MIF"-Wert der ATX-PLL vor dem Datenübertragungsmodus

    Führen Sie einmal nach dem Systemstart und vor dem eigentlichen Datenübertragungsmodus Folgendes durch:

    1. Konfigurieren Sie die ATX-PLL auf die gewünschte Datenrate neu und notieren Sie sich die "Diff MIF"-Informationen.
    2. Kalibrieren Sie die ATX-PLL neu (je nachdem, welche ATX-PLL verwendet wird).
    3. Zeichnen Sie den vorkalibrierten Wert auf und speichern Sie ihn im Speicher (kann M20K sein).
    4. Notieren Sie die Neukonfiguration des "Diff MIF"-Inhalts im selben Speicherbereich.
    5. Konfigurieren Sie auf andere Datenraten und wiederholen Sie Schritt 2. bis 4.
    6. Wechseln Sie zu anderen Kanälen, für die ein Ratenwechsel erforderlich ist. Wiederholen Sie Schritt 2. bis 5.

    Schritt 2: Laden Sie den Wert "Vorkalibriertes Diff MIF" während des dynamischen Neukonfigurationsprozesses neu.

    Während des Datenübertragungsmodus:

    1. Laden Sie den Wert "Diff MIF pre-calibrated" erneut aus dem Speicher in ATX PLL (in diesem Schritt wird die ATX PLL Rekalibrierung übersprungen).
    2. Starten Sie den normalen Kanalbetrieb.

    Hinweis:

    1. Die Nachladesequenz dient dazu, eine Neukalibrierung des ATX-PLL-Benutzers zu vermeiden.
    2. Die Neukonfiguration des TX/RX PMA-Kanals kann vor oder nach dem Neuladen erfolgen.
    3. Die Transceiver-Kanäle werden während der gesamten Nachladesequenz im Reset gehalten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.