Artikel-ID: 000078240 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.11.2022

Warum kann die E-Tile keine dynamische Neukonfiguration von einer niedrigen Datenrate zu einer hohen Datenrate durchführen, wenn das Design mit einer niedrigen Datenrate beginnt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Transceiver PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der nativen E-Tile Transceiver PHY IP schlägt die dynamische Neukonfiguration von einer niedrigen Datenrate zu einer hohen Datenübertragungsrate fehl, wenn das Design mit einer niedrigen Datenrate gestartet wird.

    Sie erlaubt beispielsweise keine dynamische Neukonfiguration von 2,4576 Gbit/s PMA-direct (20-Bit-Übertragungsgeschwindigkeit von 122,88 MHz) bis zur höheren Datenrate von 24,33024 Gbit/s bei PCS und FEC (32-Bit, 760,32 MHz Übertragungsgeschwindigkeit).

    Lösung

    Für die Intel® Quartus® Prime Pro Edition Software Version 20.4 und früher müssen Designs zuerst mit hoher Geschwindigkeit beginnen und dann dynamisch auf eine beliebige Rate neu konfiguriert werden.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.