Artikel-ID: 000078238 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.03.2019

Fehler (175001): Der Verteiler kann nicht 1 LVDS_CHANNEL platzieren, der sich innerhalb Altera LVDS SERDES-dpa_rx_x1_wo_pll_altera_lvds_170_q4dwfni

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler kann auftreten, wenn Sie ein Arria® 10-N-Kanal-DPA-LVDS-Design mit einer einzigen 1-Kanal-Instanz implementieren, die im externen PLL-Modus mehrfach gestempelt wurde.

Lösung

Diese Konfiguration von mehrfach gestempelten Einzelinstanzen wird im externen PLL-Modus nicht unterstützt. Wenn im externen PLL-Modus ein 8-Kanal-Design erforderlich ist, muss im Altera LVDS SERDES IP ein Wert von 8 Kanälen ausgewählt werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.