Artikel-ID: 000078209 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.06.2014

Wie lauten die Allzweck-I/O-Pins während der Konfiguration über Protocol (CvP) Init oder CvP Update?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn CvP Init ausgeführt wird, wird nach dem Laden der Peripheriedatei nur die Hard IP for PCI Express vom Reset freigegeben.  Alle anderen GPIOs werden nach dem Laden des Kerns veröffentlicht. Daher werden alle anderen I/Os tristatiert, bis die Kernkonfiguration abgeschlossen ist.

 

Auf ähnliche Weise werden die GPIOs während des Update-Vorgangs während des CvP-Updates tristatiert und nach dem Laden des aktualisierten Kerns erneut veröffentlicht. Gleiches gilt für reservierte Pin-Zuweisungen. Diese Zuweisungen sind erst aktiv, wenn der Kern geladen ist.

 

In Quartus gibt es keinen Weg® II Software, mit der I/Os während CvP Init oder Update einen bestimmten Wert erhalten. Pull-up- oder Pull-down-Widerstandssätze sind auf der Platine erforderlich, wenn während des CvP-Prozesses spezifische Werte erforderlich sind.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 12 Produkte

เอฟพีจีเอ Arria® V GZ
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.