Artikel-ID: 000078208 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.05.2015

Warum schlägt die Lese- und Schreibzugriffe von Speicher an den BAR-Stellen, die für meinen PCI-Express-Endgerät aktiviert sind, fehl?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Lese- und Schreibtransaktion des Speichers kann ausfallen, wenn das PCI-Express-Geräteidentifizierungsklasse-Coderegister® auf 0 gesetzt ist.

Ein Klassencode von 0 ist für Geräte reserviert, die vor abschluss der Klassencodedefinitionen erstellt wurden (vor PCI™ 2.0). Daher ist dies eine ungültige Geräteklasse für PCI Express.

Lösung

Sie können gültige Geräteklasse-Codes aus der PCI-SIG® PCI-Code- und ID-Zuweisungsspezifikation erhalten.

 

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 19 Produkte

เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Arria® GX
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® IV GX
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® II GX
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.