Aufgrund eines Problems in den Quartus® II Softwareversionen 11.1 SP2 und früher kann der derive_pll_clocks Befehl falsche Ausgabetaktfrequenzen für Stratix® V PLL Ausgabeuhren generieren. Um festzustellen, ob Ihr Design von diesem Problem betroffen ist, überprüfen Sie, ob die korrekten Taktfrequenzen für die PLL-Ausgabetakte im Bedienfeld "Report Clocks" im TimeQuest Timing Analyzer angezeigt werden.
Um dieses Problem zu umgehen, fügen Sie Ihrer Synopsys Design Constraints (.sdc)-Datei Beschränkungen hinzucreate_generated_clock, um die richtigen Frequenzen für PLL-Ausgabetakte zu generieren, die durch den derive_pll_clocks Befehl falsch behandelt werden. Diese zusätzlichen create_generated_clock Einschränkungen sollten vor jedem derive_pll_clocks Befehl in Ihren .sdc-Dateien angezeigt werden.
Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.