Artikel-ID: 000078191 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.05.2013

Warum wird scanclk nicht mehr angezeigt, wenn sowohl die Optionen Dynamic Phase Shifting als auch Dynamic Reconfiguration in der Altera_PLL-Megafunktion aktiviert werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Der Scanclk ist nicht verfügbar, wenn Sie sowohl die Optionen Dynamic Phase Shifting als auch Dynamic Reconfiguration in der Altera_PLL-Megafunktion aktiviert haben. Sie können die Dynamische Phase Shift-Steuerungssignale mit dem mgmt_clk Signal synchronisieren, das als Eingangsport auf dem Block Altera_PLL_RECONFIG verfügbar ist.

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Arria® V GX
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.