Artikel-ID: 000078170 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2019

Was ist die Mindestdauer ttx_digitalreset für die Intel® Stratix® 10 H-Tile-Geräte?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Mindestdauer ttx_digitalreset für die Intel® Stratix® 10 H-Tile-Geräte beträgt 20 ns.

Lösung

Diese Informationen fehlen im Intel® Stratix® 10 Gerätedatenblatt (S10-DATASHEET 2017.05.08) und Stratix® 10 H-Tile Transceiver PHY Phy Benutzerhandbuch (UG-20055 2017.06.06).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.