Artikel-ID: 000078161 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.07.2017

Warum zeigt die Intel® Stratix® 10 H-Kachel-Transceiver Native PHY IP einen falschen Größenbereich der Vor-Betonung zuerst vor und nach dem Klopfen an?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit dem Intel® Stratix® 10 H-tile Transceiver Native PHY IP in Intel® Quartus® Prime Pro Edition Software Version 17.1 IR1 ist der Größenbereich der Vor-Betonung des ersten Vor- und ersten Nach-Tap-Größenangaben falsch.

    Der korrekte Größenbereich beträgt 0 bis 15 für die Pre-Emphasis First Pre-Tap und 0 bis 24 für Pre-Emphasis First Post-Tap.

    Lösung

    Dieses Problem wurde in Intel® Quartus® Prime Pro Edition Software Version 17.1 IR2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.