Beschreibung
Aufgrund eines Problems in der Quartus® II Softwareversion 13.1 und früher können Sie diesen internen Fehler in Ihrem Arria® V, Cyclone® V oder Stratix® V sehen. Dieser Fehler tritt auf, wenn Ihr Design eine native Transceiver-PHY enthält, die zur Verwendung einer externen TX PLL und des xN-Taktnetzwerks konfiguriert ist.
Lösung
Um dieses Problem zu umgehen, aktivieren Sie nicht die Option Externe TX PLL verwenden , wenn Sie auch das xN-Line-Clock-Netzwerk verwenden.
Zukünftige Versionen der Quartus II Software werden für diese Konfiguration voraussichtlich eine Fehlermeldung generieren.