Artikel-ID: 000078149 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.07.2014

Welcher tDQSS-Timing-Parameter sollte auf der Registerkarte UniPHY LPDDR2 IP Memory Timing des Parametereditors verwendet werden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In der Regel gibt das Datenblatt des LPDDR2-Herstellers einen Minimal- und Maximalwert für tDQSS an.

    Lösung

    Wählen Sie den maximalen tDQSS-Wert aus dem LPDDR2-Datenblatt eines Herstellers aus (tDQSSmax).

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 10 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Cyclone® V GX
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    Cyclone® V SE SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.