Artikel-ID: 000078147 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2012

Warnung: PLL |altlvds_tx:altlvds_tx_component |pll haben unterschiedliche Eingangssignale für den Eingangsport 200000.

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Quartus® II Software kann diese Warnung auslösen, wenn sie versucht, PLLs für die ALTLVDS_RX Megafunktion und die ALTLVDS_TX Megafunktion mit aktiviertem DPA zusammenzuführen, selbst wenn die Taktfrequenzen gleich sind. Dies betrifft Stratix® III- und Stratix IV-Geräte.

Beispiel: Der PLL-Post-Scale-Divider (k) hat einen Grenzwert von 1, 2 und 4.  Die beste VCO-Frequenz für eine AltLVDS-Multifunktionsinstanz ohne DPA ist ~600 MHz, allerdings kann 600 MHz nicht verwendet werden, um eine 200-MHz-DPA-Frequenz zu erzeugen, da 3 kein gültiger Teilerwert ist. 

Wenn Sie die AltLVDS-Megafunktion ohne die externe PLL-Option verwenden, haben Sie keine Kontrolle über die PLL-Einstellungen in der Quartus II Software.  Als Work-around können Sie die AltLVDS-Megafunktion im externen PLL-Modus verwenden.   Auf diese Weise können Sie die PLL-Werte steuern und die PLL-Taktausgänge manuell der ALTLVDS_RX Megafunktions- und ALTLVDS_TX-Megafunktionsinstanzen in Ihrem Design zuweisen, wodurch die PLL-Freigabe ermöglicht wird.

Weitere Informationen zur Verwendung der AltLVDS-Megafunktion im externen PLL-Modus finden Sie unter Benutzerhandbuch für ALTLVDS-Megafunktion (PDF).

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.