Artikel-ID: 000078118 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 31.03.2014

Fehler (129036): Ausgabeport DATAOUT on atom "<slave dqs="" signal="">", was ein arriav_delay_chain Primitiver ist, ist nicht mit einem gültigen Ziel verbunden</slave>

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler kann während der Synthese auftreten, wenn das afi_reset_n Signal eines Slave-Controllers nicht mit der afi_reset_n Ausgabe des Mastercontrollers verbunden ist.

Lösung

Verbinden Sie die afi_reset_n des Slave-Controllers mit der afi_reset_n Ausgabe des Master-Controllers.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 21 Produkte

เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GZ
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® IV E
Cyclone® V SE SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.