Artikel-ID: 000078116 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.03.2014

Gibt es eine längere Verzögerung bei VREF-Pins, wenn sie als I/O verwendet werden, im Vergleich zu Allzweck-I/O-Pins in Geräten Cyclone-Reihe, die Dual-Purpose-VREF-Pins unterstützen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, es gibt eine längere Verzögerung bei VREF-Pins, wenn sie als I/O-Pin verwendet werden, im Vergleich zu einer Allzweck-I/O-Pin bei Geräten Cyclone®-Reihe, die Dual-Purpose-VREF-Pins unterstützen.

Die Pin-Kapazität ist bei VREF-Pins höher als bei Allzweck-I/O-Pins. Daher sollten Sie vermeiden, dass schnelle Edge-Rate-Signale wie Taktfrequenzen auf diese Pins platziert werden, und vermeiden Sie die Verwendung dieser Pins in Bussen, da das I/O-Timing nicht mit dem rest des Bus konsistent ist.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 6 Produkte

Cyclone® FPGAs
เอฟพีจีเอ Cyclone® II
Cyclone® III FPGAs
เอฟพีจีเอ Cyclone® III LS
เอฟพีจีเอ Cyclone® IV E
เอฟพีจีเอ Cyclone® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.