Warum wird in der 10G-Basis-R-PHY-IP für Stratix IV GT eine zitterige Sender-Ausgabe beobachtet?

Unten sehen Sie ein Beispiel eines Transmitter-Ausgangs-Eye-Diagramms, das an der 10G-Basis-R-PHY-IP-Sender-Ausgabe für ACDS 11.0 erfasst wurde.

Die Slew-Rate des Senders wurde in ACDS 11.0 und höher fälschlicherweise eingestellt. Die folgende Abbildung zeigt das verbesserte Augendiagramm nach Anwendung der empfohlenen Problemumgehung oder Software-Patches. Dieses Problem soll in ACDS 11.1 behoben werden.

Hier sind die Lösungen für ACDS 11.0 und 11.0sp1:

Für ACDs 11.0:

Nachfolgend finden Sie die empfohlene Problemumgehung für ACDS 11.0. Führen Sie ein Backup durch, bevor Sie Änderungen an der Quartus® II Bibliothek durchführen.

1. Rufen Sie Altera® 10G-Basis-R-PHY-IP-Stammverzeichnis auf:
   • Für Windows-Beispiel: C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv
2. Ändern Sie den folgenden Parameter in siv_10gbaser_pcs_pma_map.v im PHY IP-Bibliotheksverzeichnis:
   • Für windows Beispiel-PHY-IP-Bibliothek:
     • • C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv\siv_10gbaser_pcs_pma_map.v
   • Ändern Sie in Zeile 292 die tx_slew_rate von "niedrig" auf "aus"
3. Generieren Sie die PHY-IP erneut und kompilieren™ Sie das Design

Für ACDS 11.0SP1:

Laden Sie bitte die entsprechende Quartus II Softwareversion 11.0SP1 Patch 1.07 über die folgenden Links herunter:

Quartus II Software Version 11.0SP1 Patch 1.07 für Windows

Quartus II SoftwareVersion 11.0SP1 Patch 1.07 für Linux

Quartus II Software Version 11.0SP1 ReadMe für Patch 1.07

Vorsicht:

Sie müssen vor der Installation dieses Patches entweder die Quartus II 11.0SP1 Software bereits installiert haben. Andernfalls wird das Patch nicht korrekt installiert, und die Quartus II Software wird nicht korrekt ausgeführt.

Nachdem Sie den Patch oder die Problemumgehung installiert haben, stellen Sie bitte Ihre 10G Base R PHY IP MegaCore® erneut her, bevor Sie Ihr Design kompilieren.

Beachten Sie, dass die in der obigen Abbildung gezeigte Signalqualität aufgrund verschiedener analoger Einstellungen oder des Leiterplattendesigns variieren kann.