Artikel-ID: 000078102 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.08.2012

Kann ich die unterschiedliche Zeiteinstellungsverletzung in Altera XAUI PHY IP ignorieren?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Sie können beobachten, dass innerhalb der Altera® XAUI PHY IP.

    Startuhr:
    phy_mgmt_clk

    Verriegelungstakt: xaui_phy0|xaui_phy_plda_inst|xaui_phy|hxaui_0|use_device_family_siv_sv.h].h].alt4gxb| hxaui_alt4gxb_alt4gxb_dksa_component|central_clk_div0|coreclkout

    Die fehlerhaften Pfade sind darauf zurückzuführen , dass eine Taktdomäne mit einer anderen Taktdomäne synchronisiert wird, und es gibt 2 Synchronisierungsregister für jeden fehlerhaften Pfad.

    Lösung

    Um dieses Problem zu beheben, sind Sie sicher, die oben genannten verschiedenen Zeitablaufsverstöße in Altera XAUI PHY IP zu ignorieren.

    Dieses Problem wird in einer zukünftigen Version der Quartus® II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.