Artikel-ID: 000078100 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum haben die Spaltenadresse (CAS) und der Adressbus im Benutzermodus einen undefinierten Wert, wenn ich versuche, einen DDR2-High-Performance-Controller zu simulieren?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie müssen die folgenden Signale initialisieren, die vom Beispieltreiber an den Controller gehen:

local_address, local_be, local_cs_addr, local_read_req, local_row_addr, local_size local_wdata.

Wenn diese Signale beim Design der Benutzerlogik nicht initialisiert werden, wird das Problem mit dem nicht definierten CAS-Wert verursacht. Dies kann auch dazu führen, dass die local_write_req- und local_wdata_req-Signale gleichzeitig hoch gehen und andere unbeabsichtigtes Controllerverhalten verursachen können.





                                                                                                                        
local_write_req,

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Stratix® II FPGAs
Stratix® III FPGAs
Cyclone® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.