Artikel-ID: 000078091 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.10.2013

Warum generiert die PCI Express Hard IP kein ECRC, wenn Advanced Error Reporting (AER), ECRC-Überprüfung, ECRC-Generierung und ECRC-Weiterleitung aktiviert sind?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die PCI Express® Hard IP setzt das TLP TD-Bit nicht automatisch fest, wenn die ECRC-Weiterleitung aktiviert ist. Wenn die ECRC-Weiterleitung aktiviert ist, wird das TLP-TD-Bit unverändert von der IP gesendet.  Sie sollten sicherstellen, dass der Avalon Streaming (Avalon-ST)-Header das TD-Bit hat.


Wenn die ECRC-Weiterleitung nicht aktiviert ist und die ECRC-Generation aktiviert ist, setzt der Kern das TLP-TD-Bit automatisch ein und generiert das ECRC.

Lösung Deaktivieren Sie die ECRC-Weiterleitung, um das TLP-TD-Bit automatisch im übertragenen Header einzustellen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 16 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® IV GX
เอฟพีจีเอ Stratix® V GT
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Stratix® IV GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.