Artikel-ID: 000078076 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.02.2017

DisplayPort-FieldID_Flag nicht immer nach der letzten aktiven Zeile aktualisiert

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Die DisplayPort-Spezifikation erfordert, dass das VB-ID-Bit 1 FieldID_Flag auf 0 gesetzt werden kann. Direkt nach der letzten aktiven Zeile im oberen Feld und rechts nach der letzte aktive Zeile des Bottom Field für interlaced Video-Übertragung.

Der Altera DisplayPort TX-Kern garantiert dieses Verhalten nicht immer. Der Kern sollte das FieldID_Flag-Bit an der ersten vertikalen Leerlinie nach dem letzte aktive Zeile. Der Kern kann jedoch manchmal nur das FieldID_Flag-Bit aktualisieren an der zweiten vertikalen Leerlinie nach der letzten aktiven Zeile.

Diese Nichteinhaltung der DisplayPort-Spezifikation kann zu Interoperabilität führen Probleme mit einigen Geräten.

Lösung

Für dieses Problem gibt es keine Problemumgehung.

Dieses Problem wurde in Version 16.1 des DisplayPort IP-Kerns behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.