Artikel-ID: 000078075 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.12.2015

Warum werden bei der Ausführung der KEY_VERIFY Anweisung Register-Bits im Zusammenhang mit dem flüchtigen Schlüssel manchmal nach dem Hochfahren festgelegt, selbst wenn auf Stratix V-, Arria V- oder Cyclone V-Geräten kein Schlüssel programm...

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei der Ausführung der KEY_VERIFY JTAG-Anweisung können Sie beobachten, dass Register-Bits im Zusammenhang mit dem flüchtigen Schlüssel manchmal nach dem Hochfahren festgelegt werden, selbst wenn auf Stratix® V- Arria® V- oder Cyclone® V-Geräten kein Schlüssel programmiert ist. Dies liegt daran, dass es keinen Power-up-Reset für die Register gibt, die mit VCCBAT betrieben werden, so dass diese Bits beim Hochfahren undefiniert sind.

Dies führt nicht zu einem Problem bei der Programmierung des Schlüssels.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.