Kritisches Problem
In Designs mit einer separaten Adresse und Befehlstaktung ist die ODT-Ausgabe wird vom System-Takt gestartet, nicht von dieser Adresse aus und Taktfrequenz.
Dieses Problem betrifft die folgenden Konfigurationen:
- DDR2 SDRAM-Controller (nicht DDR SDRAM)
- ODT ist eingeschaltet
- DIE CAS-Latenz ist auf drei festgelegt
- Das Design verwendet eine separate Adresse und Befehlstaktung und nicht die Standardmäßige Systemuhr
Dieses Problem hat keine Auswirkungen auf das Design.
Verwenden Sie eine CAS-Latenz von vier, was bedeutet, dass ein zusätzlicher Zyklus von Latenz lesen oder den DDR2 SDRAM High-Performance-Controller verwenden, die die AltMEMPHY-Megafunktion verwendet, um alle Adressen zu übertragen und Befehlsausgänge zum richtigen Takt.
Dieses Problem wird nicht behoben.