Artikel-ID: 000078057 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.06.2014

Was ist die Leselatenz eines M20K-ROM, die bei der MiF-basierten dynamischen Streaming-Neukonfiguration in Stratix® V GX-Geräten berücksichtigt werden muss?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei der Implementierung einer MIF-basierten dynamischen Neukonfiguration auf Stratix® V GX-Geräten und dem Lesen von Daten von einem M20K-basierten ROM beträgt die Leselatenz einen Taktzyklus, wenn die ROM-Ausgabe nicht registriert ist, oder zwei Taktzyklen, wenn die Ausgabe registriert wird.

Lösung

Dieses Problem wurde in der Quartus® Software Version 12.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Stratix® V GX
Stratix® V FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.