Artikel-ID: 000078045 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 12.09.2012

Wie stelle ich ein konsistentes Verhalten zwischen Avalon-MM und Avalon-ST PCIE HIP in der Stratix-V-Gerätereihe sicher?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Für die Stratix®-V-Gerätereihe müssen, um ein konsistentes Verhalten zwischen der Avalon®-MM und Avalon-ST PCI Express® Hard IP sicherzustellen, 3 Parameter vom Avalon-MM-Wrapper geändert werden, um die Standardwerte im Avalon-ST-Wrapper anzupassen.

    Lösung

    Suchen Sie in der Datei altpcie_sv_hip_avmm_hwtcl.v nach den folgenden Parameterdefinitionen oben in der Datei (um Zeile 37 und 148 herum) und übernehmen Sie die identifizierten Änderungen:

       Parameter deskew_comma_hwtcl = "skp_eieos_deskw",
       Parameter rx_cdc_almost_full_hwtcl = 6,
       Parameter tx_cdc_almost_full_hwtcl = 6,

    Ändern Sie zu:

       Parameter deskew_comma_hwtcl = "com_deskw",
       Parameter rx_cdc_almost_full_hwtcl = 12,
       Parameter tx_cdc_almost_full_hwtcl = 11,

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.